This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

THIS PAGE BLANK (USPTO)



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-348859

(43)Date of publication of application: 22.12.1994

(51)Int.CI.

G06F 15/72

(21)Application number: 05-140725

(71)Applicant: RICOH CO LTD

(22)Date of filing:

11.06.1993 (72)Inver

(72)Inventor: SHIRAISHI NAOHITO

FUJII TATSUYA


FUKUSHIMA MASANOBU NAKAJIMA TATSUYA IZAWA YASUHIRO

(54) STEREOSCOPIC PICTURE PROCESSOR

(57)Abstract:

PURPOSE: To provide a stereoscopic picture processor in which a pattern and a semi- transparent single color can be simultaneously applied to a polygon surface at a high speed.

CONSTITUTION: This device is equipped with a memory 1 which stores the X and Y end point information of a polygon and mapping pattern information indicating a basic pattern area appended to the polygon surface, a memory 2 which stores a normal vector group and the transparent relation coefficient of each polygon, geometry converter 3 which converts each end point information from the memory 1, a semi-transparent coefficient processor 5 which calculates a semi-transparent coefficient from the normal vector group and a light source vector or the like, an outline processor 7 which converts the address information of a polygon outline, mapping pattern end point information, and semi-transparent coefficient value from the semi-transparent coefficient processor based on each end point information from the geometry conve



on each end point information from the geometry converter 3, inside plotting processor 9 which calculates the mapping pattern information and the semi-transparent coefficient value from the device 7, and semi-transparence processor 11 which multiplies the information from the device 9 and a color value from a mapping pattern memory 10 by the semi-transparent coefficient, and outputs picture data through a semi-transparence and a semi-transparent polygon.

LEGAL STATUS

[Date of request for examination]

09.03.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

http://www1.ipdl.jpo.go.jp/PA1/result/detail/main/wAAAa28514DA406348859P4.ht 2001/09/05

THIS PAGE BLANK (USPTO)

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平6-348859

(43)公開日 平成6年(1994)12月22日

(51) Int. Cl. s

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 15/72

450 A 9192-5L

審査請求 未請求 請求項の数1 〇L (全29頁)

(21)出願番号

特願平5-140725

(22)出願日

平成5年(1993)6月11日

(71)出願人 000006747

株式会社リコー

東京都大田区中馬込1丁目3番6号

(72)発明者 白石 尚人

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

(72)発明者 藤井 達也

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

(72)発明者 福島 正展

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

(74)代理人 弁理士 鳥居 洋


最終頁に続く

(54) 【発明の名称】立体画像処理装置

(57)【要約】

(修正有)

【目的】 ポリゴン面に模様と半透明単一色を高速に且 つ同時に行える立体画像処理装置を提供する。



【特許請求の範囲】

【請求項1】 ポリゴンを構成するX、Yの端点情報及 びポリゴン面に付与する模様の基本パターンの領域を示 す内部パターン端点情報を格納する第1メモリと、各ポ リゴンの法線ベクトル群及び各ポリゴンの透明関係係数 を格納する第2メモリと、第1メモリからの各端点情報 を幾何変換する幾何変換装置と、法線ベクトル群と光線 ベクトル及び視線ベクトルからポリゴンの半透明状態を 示す半透明係数値を算出する半透明係数処理装置と、上 記幾何変換装置からの各端点情報に基づいて、ポリゴン 外形のアドレス情報、内部パターン端点情報及び半透明 係数処理装置からの半透明係数値を、スキャンラインご とにポリゴン外形部分の情報にそれぞれ変換する外形処 理装置と、上記外形処理装置にて算出された対向する2 辺間の各アドレス情報を演算し、ポリゴン内部の内部パ ターン情報及び半透明係数値の各情報を算出する内部描 画処理装置と、上記基本パターンのルックアップテーブ ルを構成する内部パターンメモリと、上記内部描画処理 装置から与えられる情報に基づき上記内部パターンメモ リをアクセスし、このメモリから得られる色値と半透明 係数値を乗算し、半透明ポリゴンの画像データ及び半透 明ポリゴンを通したポリゴンの画像データを出力する半 透明処理装置と、この半透明処理装置からの画像データ を表示する表示装置と、を備えて成る立体画像処理装

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、立体を表現した3次元画像において、半透明な立体を表示する立体画像処理 装置に関する。

[0002]

【従来の技術】CRTデイスプレイ等の2次元(平面)表示装置に3次元立体図形を透視変換処理、遠近処理等によって表示する場合に、スキャンラインアルゴリズムを使用し、屈折を無視して半透明の物体を表示する方法が知られている。このアルゴリズムの手法としては、その濃淡づけの計算が、次の数式1に基づいて行われる。【0003】

【数1】 $I = K I_1 + (1 - K) I_2$

ここで、

K :透明係数

I₁:ポリゴン色

I,: 半透明ポリゴン色 である。

【0004】一方、表示される各多面体(ポリゴン)に模様を付加するいわゆるマッピング処理を行う画像処理装置が提案されている。(特願平3-254573号参照)

【0005】この画像処理装置によれば、ポリゴンの外形の変化に対応して、ポリゴン内部に付加する模様を変化させ、ポリゴンに模様を付加することができる。

[0006]

【発明が解決しようとする課題】

【0007】しかしながら、ポリゴン内部に模様等を付加する従来の画像処理装置においては、半透明のポリゴンであっても単色に塗りつぶす処理しかできず、半透明ポリゴンのリアルな表示ができないという問題があった。

【0008】この発明は上述した従来の問題に鑑みなされたものにして、ポリゴン面に模様が付加されたものと単一色半透明ポリゴンの表示を高速に且つ同時に行うことができる立体画像処理装置を提供することを目的とする。

[0000.9]

【課題を解決するための手段】この発明の立体画像処理 装置は、ポリゴンを構成するX,Yの端点情報及びポリ ゴン面に付与する模様の基本パターンの領域を示す内部 パターン端点情報を格納する第1メモリと、各ポリゴン の法線ベクトル群及び各ポリ係数を格納する第2メモリ と、第1メモリからの各端点情報を幾何変換する幾何変 換装置と、法線ベクトル群と光線ベクトル及び視線ベク トルからポリゴンの半透明状態を示す半透明係数値を算 出する半透明係数処理装置と、上記幾何変換装置からの 各端点情報に基づいて、ポリゴン外形のアドレス情報、 内部パターン端点情報及び半透明係数処理装置からの半 透明係数値を、スキャンラインごとにポリゴン外形部分 の情報にそれぞれ変換する外形処理装置と、上記外形処 理装置にて算出された対向する2辺間の各アドレス情報 を演算し、ポリゴン内部の内部パターン情報及び半透明 係数値の各情報を算出する内部描画処理装置と、上記基 30 本パターンのルックアップテーブルを構成する内部パタ ーンメモリと、上記内部描画処理装置から与えられる情 報に基づき上記内部パターンメモリをアクセスし、この メモリから得られる色値と半透明係数値を乗算し、半透 明ポリゴンの画像データ及び半透明ポリゴンを通したポ リゴンの画像データを出力する半透明処理装置と、この 半透明処理装置からの画像データを表示する表示装置 と、を備えて成る。

[0010]

【作用】この発明は、各ポリゴン端点に模様のためのマッピングのX、Yアドレスとポリゴンの半透明状態を示す半透明係数情報を持たせ、そのマッピングのX、Yアドレスと半透明係数情報に基づいて算出した透明係数により、半透明ポリゴンの色を示す画像データと半透明ポリゴンを通したポリゴンの画像データを同時に補間することにより、高速にマッピングと半透明感を与えて、CRTにリアルタイムに表示することができる。

[0011]

【実施例】以下、この発明の実施例につき図面を参照して説明する。

50 【0012】図1はこの発明を用いた疑似3次元画像処

理装置の全体構成を示すブロック図であり、この装置は 例えば、レーシングゲームや飛行機の操縦シュミレーション等のゲーム用機器に用いて好適な一例が示されてい る。図1に従いこの発明の全体構成につき説明する。

【0013】この実施例においては、各種条件のシュミレーション画像を複数のポリゴン情報として、ポリゴン端点メモリ1に端点情報がX,Y,Z座標値として与えられる。更にこのポリゴン端点メモリ1には、ポリゴン面に付与する模様の基本パターンのマッピングパターン領域を示す端点情報が格納される。

【0014】また、各ポリゴン端点の法線ベクトル値 (NX, NY, NZ) はポリゴン法線メモリ2に格納されている。このベクトルメモリ2には、更に各ポリゴンの面法線と視線ベクトルの関係係数 (K,)、光線ベクトルと面法線の関係係数 (K,)の環境光などによる透明係数 (K,)を格納している。これら各データは半透明係数処理装置5に与えられる。

【0015】CPUは、あらゆる立体物(オブジェクト)を複数のポリゴンの集合体として表現し、このポリゴンの各端点を示す端点情報を読み出し、ハンドルアクセス等で構成された操作部(図示しない)の操作内容に基づいて変換された電気信号に従いこの状況に応じた状況データを演算し、幾何変換装置3及び半透明係数処理装置5に夫々データを与える。

【0016】幾何変換装置3は、CPUからの命令に従い各種ポリゴンデータを参照しながら、ポリゴン端点メモリ1から各ポリゴンの端点情報をデータを読み出し、ポリゴンの端点の値を視線方向に回転する視野変換、透視投影変換により各ポリゴンの端点座標を幾何変換し、そのX、Yの2次元のスクリーンデータをスクリーンメモリ4に与える。また、ポリゴン中心の視野変換された代表値、すなわち、そのポリゴンの視点からの距離の代表値(2値)を決定し、そのデータをスクリーンメモリ4に与える。

【0017】半透明係数処理装置5は、ポリゴン法線メモリ2より読み出したポリゴン接点の法線ベクトル値に対して半透明係数演算を行い、ポリゴン端点の半透明係数値を準置数値を算出し、このポリゴン端点の半透明係数値を半透明係数メモリ6に与える。この半透明係数処理装置5の詳細については後述する。

【0018】外形処理装置7は、スクリーンメモリ4からのポリゴンを構成する各辺の端点、すなわちXの始点アドレス(XE)、及びYの始点アドレス(YS)、終点アドレス(YE)、並びに、基本パターンを構成するマッピングパターンの始点アドレス(MXS)、X終点アドレス(MXE)、Y始点アドレス(MYS)、Y終点アドレス(MYE)を取り込むと共に、半透明係数メモリ6から半透明係数値データ(TPS、TPE)を取り込む。

【0019】そして、この外形処理装置7は、ポリゴン 50

の外形処理のために、各辺の外形端点情報、マッピングパターンのアドレス及び半透明係数値を補間しながら算出し、その算出した各データをフレームメモリ8に与える。この外形処理装置7の詳細については、後述する。【0020】そして、フレームメモリ8には、外形処理装置7より与えられた各データ、すなわち、水平ライン(スキャンライン)ごとにポリゴンの左辺X、右辺Xの(スキャンライン)ごとにポリゴンの左辺X、右辺Xのグメモリアドレスと左辺の半透明係数値、右辺の半透明

【0021】フレームメモリ8に格納されている各データは内部描画処理装置9へ与えられ、内部描画処理装置9にて、ポリゴン内部の各データを補間する。この内部描画処理装置9の詳細については、後述する。

10 係数値が夫々格納されている。

【0022】内部描画処理装置9にて補間された、ポリコン内部の各データが半透明処理装置11に与えられる。この半透明処理装置11には、マッピングパターンのルックアップテーブルアドレスが格納されたマッピングパターンメモリ10からのアドレスデータと内部描画処理装置9からのデータが与えられる。

【0023】半透明処理装置11では内部描画処理装置9から与えられるマッピングパターンメモリアドレスと半透明係数値と、マッピングパターンメモリ10からのルックアップテーブルアドレスにより、色値を算出し、色値と半透明係数値と乗算し、半透明処理されたまたは不透明の画像データをCRT12に転送し、CRT12にてその画像を表示する。

【0024】図2は上記半透明係数処理装置の構成を示すプロック図、図3は半透明係数処理装置における半透 明係数演算回路の構成を示すプロック図、図5は上記外 形処理装置の構成を示すプロック図、図6は内部描画処 理装置の構成を示すプロック図、図7は半透明処理装置 の構成を示すプロック図である。

【0025】次に、この発明の実施例における半透明係数処理装置5につき図2及び図3を参照して説明する。 【0026】半透明係数処理装置5は、ポリゴン法線メモリ2から、法線ベクトル値、面法線と視線ベクトルの関係係数(K,)、光線ベクトルと面法線の関係係数

(K,)、環境光による透明係数(K,)を夫々読み出40 し、読み出された各データはメモリインターフェース51に一旦格納される。ポリゴン法線メモリ2のアクセスは、アドレス生成回路52にて生成されたアドレスによって行われ、メモリ2により夫々データが読み出され

【0027】メモリインターフェース51に格納されたデータは、裏面処理回路57及び半透明係数演算回路58にそれぞれ与えられ、コントローラ50は数2式に従った計算式に基づいて演算処理を行う半透明係数演算回路57を制御する。この半透明係数演算回路の構成例を図4に、裏面処理回路57の構成例を図5に夫々示し、

詳細については後述する。

【数2】

[0028]

 $T = k_1 * (N \cdot E) + L_1 * k_2 * (L \cdot N) + k_3$

k₁:面法線と視線ベクトルの関係係数、k₂:面法線と光線ベクトルの関係係数、

ka:環境光などによる透明係数、

である。

【0029】裏面処理回路57は、メモリーインターフ 10 エース51から裏面処理し与えられたデータとポリゴン 面法線ベクトルとベクトル回転回路55にて回転演算処理された視線ベクトルとの内積に基づいてそのポリゴン が表に現れるポリゴンか、裏に隠れるポリゴン、即ち、そのポリゴンが可視か不可視が判定し、その結果をコントローラ50に出力する。コントローラ61は表に現れるポリゴンに対してのみ、半透明係数演算を行うように、半透明係数演算回路58を制御する。

【0030】ところで、立体物体(オブジェクト)を例えば時計回りに θ だけ回転させたとき、オブジェクトの 20 ある点の法線ベクトル10 は 10 でが 10 で 10

【0031】ところが、光線ベクトル及び視線ベクトルを反時計回りに - 6 だけ回転させたベクトルとオプジェクト回転前の法線ベクトルとで求めた半透明係数が法線ベクトルを回転演算させて視線ベクトル及び光線ベクトルとで算出した半透明係数と同じになる。このため、この実施例の半透明係数処理装置5は法線ベクトルに回転処理演算を行うのではなく視線ベクトル及び光線ベクトルに逆回転処理演算を行い、半透明係数を求めるように構成している。

【0032】 CPUよりオブジェクトの回転角度(X θ 、 Y θ 、 Z θ)が入力されると、視線ベクトルはベクトル回転回路 5 5 にて X, Y, Z方向に(X θ 、 Y θ 、 Z θ)だけ逆回転処理が行われる。すなわち、視線ベクトルはレジスタ 5 3 に一旦格納され、ベクトル回転回路 5 5 の Y回転演算器 5 5 a にて、 Y方向に Y θ 逆回転演算が行われ、 X回転演算器 5 5 b に送られる。

【 0 0 3 3】 X回転演算器 5 5 b は X 方向に X θ 逆回転演算を行い、 Z回転演算器 5 5 c にそのデータを送る。 Z回転演算器 5 5 c は Z 方向に Z θ 逆回転演算を行い、 その演算結果をシェーディング演算回路 5 7 に与える。 【 0 0 3 4】 また、光線ベクトルは、ベクトル回転回路 5 6 に T X, Y, Z 方向に (X θ 、 Y θ 、 Z θ) だけ逆回転処理が行われる。すなわち、光線ベクトルはレジス タ 5 3 に一旦格納され、ベクトル回転回路の 5 6 の Y回 50

【0036】そして、ベクトル回転回路55の処理結果とベクトル回転回路56の処理結果が半透明係数演算回路57に与えられる。半透明係数演算回路57は、両処理結果とベクトルメモリ2からの面法線と視線ベクトルの関係係数(K,)、光線ベクトルと面法線の関係係数(K,)、環境光等による透明係数(K,)により、半透明係数を求める演算を行い、この算出した半透明の係数をメモリインターフェイス59に出力する。

【0037】メモリインターフェース59に格納された 半透明係数値は、アドレス生成回路60にて生成された 30 アドレス値にて指定された半透明係数メモリ6の領域に 格納される。

【0038】この発明の裏面処理回路57について、図4に従い説明する。この裏面処理回路57は、ポリゴン面法線ベクトル(PX、PY、PZ)と変換された視線ベクトル(EX、EY、EZ)との内積を取り、その正、負をコントローラ50に知らせるものである。即ち、夫々3つの乗算器571、572、573の一方の入力に法線ベクトルデータ(PX、PY、PZ)が、また乗算器571、572、573の他方の入力に変換された視線ベクトルデータ(EX、EY、EZ)が与えられ、各乗算器で演算される。その演算結果が加算器574に与えられ、加算器574にて各乗算器の演算結果が加算され、正、負の出力がなされる。この加算器574からの出力が正の場合には、ポリゴン面は表を向いており、負の場合には裏を向いていると判断される。

【0039】この発明の半透明係数演算回路58について、図3を参照して説明する。この発明の半透明係数演算回路58は、ポリゴン面法線ベクトル(NX,NY,NZ)と変換された視線ベクトル(EX,EY,EZ)との内積を取り、その内積値と、面法線と視線ベクトル

(NX. Ny, NZ)と変換された光線ベクトル(LX, NY, NZ)と変換された光線ベクトル(LX, LY, LZ)との内積を取り、その内積と光の強さ及び面法線と光線ベクトルの関係係数を乗算する。

【0040】そして、上記の乗算結果と環境光などによる透明係数(K,)を加算することにより透明係数

(T) を算出し、この算出値を半透明係数メモリ6に書き込む。すなわち、それぞれ6つの乗算器581,582,586の一方の入力に法線ベクトルデータ(NX,NY,NZ)が与えられる。そして乗算器581,582,583の他方の入力には光線ベクトルデータ(LX,LY,LZ)が、乗算器584,585,586の他方の入力には、視線ベクトルデータ(EX,EY,EZ)が与えられ、各乗算器で演算される。乗算器581,582,583の演算結果が加算器587にて加算される。また、乗算器584、585,586の演算結果が加算器588にて加算される。

【0041】加算器587からの加算結果が乗算器591の一方の入力に与えられ、この乗算器(XS)の他方にはレジス夕589に格納されている係数値K,が与えられ、乗算器591の加算器587の加算結果と係数値K,が乗算され、その乗算結果が加算器593に与えられる。加算器588の加算結果が乗算器592で一方の入力に与えられ、この乗算器592で加算器588の加算結果と係数値K,が与えられ、乗算592で加算器588の加算結果と係数値K,が与えられる。加算器593には、更に、レジス夕594に格納されている係数値K,が与えられ、この加算器593から半透明係数が出力される

【0042】次に、この実施例の半透明係数処理装置5の動作を図8のフローチャートに基づいて、更に説明する。

【0043】半透明係数演算動作を開始すると、まず、オブジェクトの回転角度 $X\theta$, $Y\theta$, $Z\theta$ が CPUより入力される(ステップS1)。そして、ベクトル回転回路5656にて光線ベクトル(LX, LY, LZ)をオブジェクトの回転角度 $X\theta$, $Y\theta$, $Z\theta$ だけ逆回転させる。(ステップS2)。

【0044】続いて、ベクトル回転回路55にて視線ベクトル(EX, EY, E2)をオブジェクトの回転角度 X θ , Y θ , Z θ だけ逆回転させる。(ステップS3)。

【0045】そして、ベクトルメモリ2よりポリゴン面法線ベクトル (PX, PY, PZ) が読み出された後 (ステップS4)、関係係数 (K_1 , K_1 , K_2) が読み出され (ステップS5)、ステップS6へ進む。

【0046】ステップS6において裏面処理回路57に 面に基本パターンを変形させてマッピングすると共に、 て、ポリゴン面法線ベクトル(PX, PY, PZ)と逆 50 そのポリゴン面に濃度を付加し、シェーディングを付加

回転演算された視線ベクトル(EX, EY, EZ)との内積が取られ、この内積値(INNER)が0より大きいか否か判断される(ステップS7)。内積値が正の場合には、ポリゴン面は表を向いていると判断され、次の動作のためにステップS8に進む。内積値が負の場合には、ポリゴン面は裏を向いていると判断され、以後の処理は行わないため、ステップS4に戻り前述の動作を繰り返す。

【 0 0 4 7 】ステップS 8 において、ポリゴン法線ベク 10 トル (N X, N Y, N Z) をポリゴン法線メモリ 2 より 読み出し、半透明係数演算回路 5 8 にて法線ベクトル (N X, N Y, N Z) と逆回転演算された視線ベクトル (E X, E Y, E Z) との内積がとられる (ステップS 9)

【0048】この内積値(INNNER)と関係係数K 、を乗算し、視線ベクトルの関係値(P1)を算出する (ステップS10)。

【0049】続いて、ステップS11にて、ポリゴン法線ベクトル(NX, NY, NZ)と逆回転演算された光線ベクトル(LX, LY, LZ)との内積を求める。この内積値(INNER)と光線強度L1及び関係係数K,を乗算し視線ベクトルとの関係値(P2)を算出する(ステップS12)。

【0050】そして、ステップS13において、P1と P2と関係係数K,を加算して、半透 明係数 (T) を算 出する。

【0051】更に、ステップS14にて、半透明係数(T)を半透明係数メモリ6に書き込み、ステップS15にて、ポリゴンの全てのポリゴン端点の処理が終了したか否か判断され、処理していない場合には、前述のステップS8に戻り、前述の動作を繰り返す。また、処理が終了すると、ステップS16に進み、ステップS16にて全てのポリゴンの処理が終了したか否か判断され、処理が終了していない場合にはステップS4に戻り、前述の動作を繰り返す。

【0052】ステップS17にて、オブジェクト中のポリゴン全てに対して、処理が終了したか否か判断され、処理していない場合には、前述のステップS1に戻り、前述の動作を繰り返す。又、処理が終了すると、処理が終了したと判断されると、この半透明係数処理装置5の動作が終了する。

【0053】つぎに、この発明の外形処理装置 7、内部 描画処理装置 9 につき図 4 及び図 5 を参照して説明する。

【0054】この実施例においては、ポリゴンはスクリーン端点座標(X, Y)と、基本パターン、即ちマッピングパターンの端点座標(MX, MY)及び半透明係数値(TP)を持つことにより、図26のようなポリゴン面に基本パターンを変形させてマッピングすると共に、

するものである。

【0055】まず、ポリゴン外形処理装置7にてポリゴンの外形処理を行う。

【0056】この外形処理のためにCPUにて、スクリーンメモリ4より読み出された各辺のXYアドレスの始点及び終点に基づいて、ポリゴンを構成する各辺のベクトルが図24に示すどの方向に属するかを判断し、そのベクトルの方向に応じて、右辺又は左辺が決定される。【0057】スクリーンメモリ10には、スクリーン端点座標(X、Y)と、マッピングパターンの端点座標(MX、MY)及びポリゴンのZ値が格納されている。また、半透明係数メモリ6には、半透明係数処理装置5にて半透明係数演算処理された各端点の半透明係数値(TP)が格納されている。

【0058】そして、ポリゴン外形処理回路61にて、スクリーンメモリ10より読み出された各辺のYアドレスの始点(YS)及び終点アドレス(YE)からY方向の距離(DY)を算出する。即ち、DY=YE-YSの演算を減算器62で行う。続いて、このDYを用いて、ポリゴンの外形を求めるために、各辺のX終点(XE)からX始点(ZS)までのアドレスをデジタル微分解析(DDA)により求め、そのデータをフレームメモリ8に格納する。

【0059】即ち、下記数式3の(1)式に示すように、その微差分値を算出し、下記(2)式に示すように、補間演算を行い各辺のX終点からX始点までのアドレスを算出する。

[0060]

【数3】

【0061】この演算は、DDA演算回路63にて行われ、DDA演算回路63の減算器64にて、XE-XSの演算を行い、この演算結果が除算器65に与えられる。除算器65の一入力には、減算器62よりDY値が与えられ、上記の(1)式の演算を行い、この演算結果を補間演算を行う補間回路66に与える。

【0062】補間演算回路66の加算器67とレジスタ68にて上記(2)式の補間演算が行われ、各辺のXを始点(XS)からX終点(XE)までのポリゴンの外形データを算出し、フレームメモリ8に格納する。

【0063】また、マッピングパターンの外形処理回路71は、基本パターン情報の外形処理を行う。この処理はスクリーンメモリ4に格納された基本パターンの端点アドレス(MX, MY)を変化させる。

【0064】スクリーンメモリ4より読み出された基本パターンの始点アドレス(MXS, MYS), (MXE, MYE)のアドレスデータからポリゴンに対応するデータを下記数式4の(3), (4)式に基づいて、デジタル微分解析(DDA)により、DDA演算回路72 50

及び補間演算回路75にて算出し、フレームメモリ8に格納する。即ち、各辺の終点データ(MXE、MYE)から始点データ(MXS、MYS)までのデータを減算器73及び除算器74にてデジタル微分解析(DDA)し、そのデータを加算器76、レジスタ77にて補間演算により求め、そのデータをフレームメモリ8に格納する。

[0066]

【数 4】

 $DMX = (MXE - MXS) / DY \cdot \cdot \cdot (3)$

 $DMY = (MYE - MYS) / DY \cdot \cdot \cdot (4)$

 $MX = MX + DMX \qquad \cdot \cdot \cdot (5)$

20 MY = MY + DMY $\cdot \cdot \cdot (6)$

【0067】更に、半透明係数(TP)の外形処理回路81は、半透明メモリ6に格納された半透明係数値の端点アドレス(TPS、TPE)を変化させる。半透明メモリ6より読み出された半透明係数値の始点アドレス(TPS)、終点アドレス(TPE)のアドレスデータからポリゴンに対応するデータを下記数式5の(7)、(8)式に基づいてデジタル微分解析(DDA)により半透明係数値外形処理回路81のDDA演算回路82及び補間演算回路85にて算出し、フレームメモリ8に格30納する。即ち、各辺の終点データ(TPE)から始点データ(TPS)までのデータを減算器83及び除算器84にてデジタル微分解析し、そのデータを加算器86及びレジスタ87にて補間演算して算出し、そのデータをフレームメモリ8に格納する。

【0068】まず、(7)式に示すように、その微差分値を算出し、(8)式に示すように、補間演算を行い、各辺の終点から始点までのデータを算出する。この(8)式におけるTPの初期値は始点データ(TPS)である。(8)式の演算が0からDYまで繰り返され40つる。

[0069]

【数 5 】

 $DTP = (TPE - TPS) / DY \qquad \cdot \cdot \cdot (7)$ $TP = TP + DTP \qquad \cdot \cdot \cdot (8)$

【0070】この実施例においては、水平走査線に同期して、その垂直位置を示すYアドレスごとに、ポリゴンの外形とそれに基づいて変形された基本パターンの外形アドレス情報及び半透明係数値(TP)の外形アドレス

アドレス情報及び半透明係数値(TP)の外形アドレス 情報がフレームメモリ8に格納される。

【0071】内部図形描画回路9は、対応する2辺間の

XYアドレスをフレームメモリ8より読み出し、この読 み出したアドレス情報に基づいて、下記数式6の(9) ~ (15) 式に従いポリゴン内部の各ピットパターンの アドレス及び輝度情報アドレスを内部パターンアドレス として算出する。

【0072】即ち、この実例例においては、水平走査信 号に同期して、その垂直位置としてのYアドレスに対応 するポリゴンの外形を示す2点のXの始点(XS)とX の終点(XE)と基本パターンを変形したマッピングア ドレス (MX, MY) と半透明係数値 (TP) をフレー 10 ムメモリ8から読み出す。

【0073】フレームメモリ8より読み出されたXアド レスの始点及び終点アドレスから(9)式に示すように 減算器90にてX方向の距離(DXY)を算出する。

【0074】このDXYを用いて、基本パターンをポリ

ゴンの形に合わせて変形させるために、フレームメモリ 8より読み出された基本パターンの端点マッピングアド レス(MX, MY)及び半透明係数値(TP)を(1 0), (11), (12)式に基づいてデジタル微分解 析(DDA)により算出する。

【0075】即ち、(10), (11), (12)式に 示すように、その微差分値を算出し、(13)、(1 4), (15)式に示すように、補間演算を行いY軸の 終点から始点までのデータを算出する。この(13), (14), (15)式におけるXの値は、0からDXま で変化する。

[0076]

【数 5 】

 $DXY = XE(Y) - XS(Y) \cdot \cdot \cdot (9)$

 $DDMX = (MXE (Y) - MXS (Y)) / DXY \cdot \cdot \cdot (10)$ DDMY = (MY (Y) - MYS (Y)) / DXY $DTP = (TPE (Y) - TPS (Y)) / DXY \cdot \cdot \cdot (13)$

 $MX = MXS (Y) + DDMX * X \cdot \cdot \cdot (12)$ $MY = MYS (Y) + DDMY * X \cdot \cdot \cdot (14)$ $TP = TPS (Y) + DDTP * X \cdot \cdot \cdot (15)$ 【0077】フレームメモリ8より読み出されたソアド レス毎の基本パターンのアドレス(MXS(Y), MY S (Y)), (MXE (Y), MXE (Y))及び半透 明係数値(TPE(Y)、TPS(Y))からポリゴン に対応するデータをDDA演算回路91の減算器92、 除算器93にてデジタル微分解析(DDA)により算出

【0078】そして、補間演算回路94の乗算器95、 加算器 9 6、カウンタ 9 7 により補間演算を行い、各辺 30 の終点から始点までのデータを算出する。この算出した 各データが半透明処理装置11に与えられる。

【0079】上記外形処理装置7及び内部描画処理装置 9の動作を図9ないし図10の動作フローに基づき、図 4及び図5の回路例に従い説明する。

【0080】まず、コントローラがポリゴン数 (P) を 端点メモリ1より読み出し、そして、処理するポリゴン 角数を読み出し、その数を内部処理用メモリに格納する (ステップS20, S21)。

【0081】そして、スクリーンメモリ4より始点(X 40 にて、補間演算が行われる。 S, YS, MXS, MYS) を、半透明係数メモリ6よ り半透明係数値の始点(TPS)をそれぞれ読み出し (ステップS22)、スクリーンメモリ4及び半透明係 数メモリ6のアドレスをインクリメントして、スクリー ンメモリ4及び半透明係数メモリ6より終点 (XE, Y E, MXE, MYE, TPE) をそれぞれ読み出す (ス テップS24)。この読み出した端点の始点(XS, Y S)、終点(XE, YE)から方向ペクトルを算出し、 この辺ベクトルを左辺または右辺に設定する(ステップ S 2 5).

【0082】そして、外形処理装置7のポリゴン外形処 20 理回路61の差分回路を構成する減算器62にスクリー ンメモリ4からのYE、YSのデータが与えられ、両者 間の距離DYが算出される(ステップS26)。このD Yは微差分演算回路63、マッピングパターン外形処理 回路71の微差分演算回路72及び半透明係数値外形処 理回路81の微差分演算回路82にそれぞれ供給され る。

【0083】微差分演算回路63内の減算器64にはス クリーンメモリ4から始点(XS)及び終点(XE)デ ータが与えられ、この減算器64からの減算結果XE-XSが除算器65へ供給される。

【0084】この除算器65にて、(XE-XS)/D Yの除算が行われ(ステップS27)、この値(DD X) が補間演算回路66の加算器67へ与えられる。こ の加算器 67にて、X+DDXの演算が行われ、この値 がレジスタ68に書き込まれ、このレジスタ68からフ レームメモリ28にXアドレスとして書き込まれる(ス テップS28)。

【0085】また加算器67の一方の入力はレジスタ6 8からの出力が与えられるため、この補間演算回路66

【0086】続いて、ステップS29において、マッピ ングパターンの外形処理回路71及び半透明係数値外形 処理回路81では、スクリーンメモリ4及び半透明係数 メモリ6より、読み出された基本パターンの端点アドレ ス (MXS, MYS), (MXE, MYE) 及び半透明 係数値の端点アドレス(TPS, TPE)が入力され (ステップS30)、この減算器73にて、MXE-M XS, 及びMYE-MYSの演算が、減算器83にて、 TPE-TPSの演算が行われ、その演算結果が除算器 50 74と除算器84に与えられる。

1 4

【0087】この除算器74,84には差分回路の減算器62からのDYが与えられ、上述の演算結果との間で除算され、微差分値が算出される。

【0088】 この微差分演算回路72,82にて、DMX=(MXE-MXS)/DY,DMY=(MYE-MYS)/DY,DTP=(TPE-TPS)/DYの演算が行われ、この演算結果が補間演算回路75の加算器76と補間演算回路85の加算器86へ供給される。

【0089】補間演算回路75及び85では、加算器76及び86に微差分演算回路72及び82からの出力と、レジスタ77及び87に設定された前のデータとの間で加算がなされ、MX=MX+DMX, MY=MY+DMY, TP=TP+DTPの演算が行われる(ステップS31)。

【0090】この値がレジスタ77及び87に与えられ、このレジスタ77の値がマッピングパターンのアドレスデータ、レジスタ88の値が半透明係数値のアドレスデータとしてフレームメモリ8に書き込まれる。

【0091】また、加算器76及び86の一方の入力は レジスタ77及び87からの出力が与えられるため、こ の回路75及び85にて、補間演算が行われる。

【0092】フレームメモリ8には、Yアドレス毎にポリゴン辺の左辺Xアドレス、右辺Xアドレス、マッピングパターンの左辺Xアドレス、右辺Xアドレス、マッピングパターンの左辺Yアドレス、右辺Yアドレス、半透明係数値の左辺アドレス、右辺アドレスと、 2 値が格納される(ステップS32)。

【0093】そして、ステップS33にて、スキャンラインのDY動作8回繰り返したか否か判断され、DY回繰り返していない場合にはステップS28に戻り前述の動作を繰り返す。DY回繰り返すと、ステップS34へ進み、ステップS34にて、終点データを始点データへ移し、そして端点数を一つインクリメントし(ステップS35)、ステップS36に進む。

【0094】ステップS36にて、ポリゴンの全ての辺が終了したか否か判断され、終了していない場合には、ステップS23へ戻り、前述の動作を繰り返えす。ポリゴンの全ての辺が終了すると、ステップS37へ進み、ステップS37スクリーンメモリ4、及び半透明係数メモリ6のアドレスをインクリメントした後、ステップS38にてポリゴンのカウントをカウントアップし、ステップS39へ進む。

【0095】ステップS39にて、ポリゴンの全ての処理が終了したか否か判断され、ポリゴンの全ての処理が終了していない場合には、ステップS21に戻り、前述の動作を繰り返す。そして、ポリゴン全ての処理が終了したと判断されると、外形処理動作が終了する。

【0096】続いて、内部描画処理装置9について、図5及び図11に従い説明する。

【0097】内部描画処理装置9は、まずYアドレスを

初期化し(ステップS40)、Yアドレス毎に対向する 2辺間のXアドレス及びマッピングパターンのアドレス (XS, XE, MXS, MXE)及び半透明係数値のア ドレス(TPS, TPE)をフレームメモリ8より読み 出す(ステップS41)。

【0098】即ち、この実施例においては、水平走査信号に同期して、その垂直位置としてのYアドレスに対応するポリゴンの外形を示す2点のXの始点(XS)とXの終点(XE)と基本パターンを変形したしたマッピングアドレス(MXS、MYS)、(MXE、MYE)及び半透明係数値のアドレス(TPS、TPE)をフレームメモリ8から読み出す。

【0099】そして、内部描画処理装置8の差分回路を構成する減算器9にフレームメモリ8からのXE、XSのデータが与えられ、両者間の距離DXが算出される(ステップS42)。このDXは微差分演算回路91に供給される。

【0100】微差分演算回路91内の減算器92にはフレームメモリ8からマッピングアドレスの始点(MXS, MYS)及び終点(MXE, MYS)、及び半透明係数値のアドレスの始点(TPS)、終点(TPE)のデータがそれぞれ与えられ、この減算器92からの減算結果MXE-MXS, MYE-MYS, TPE-TPSが減算器93へ供給される。

【0101】この減算器93にて、(MXE-MXS) /DX, (MYE-MYS) /DX, (TPE-TP S) /DXの除算が行われ、この値(DDMX) (DD MY) (DDDLUT) が補間演算回路94の乗算器9 5へ与えられる(ステップS43)。そして、Xアドレ スを初期化する(ステップS44)。

【0102】また、乗算器95の一方の入力には、0からDXまで順列番号を発生するカウンタ87からの出力が与えられ、乗算器95にてDDX*X、DDMY*X、DDLUT*Xの演算が行われ、この演算結果が加算器86に供給される。そして、この加算器96にはフレームメモリ8よりマッピングアドレスの始点(MXS、MYS)及び半透明係数の始点(TPS)が与えられ、乗算器95の演算結果に始点のデータが加算され、補間演算が行われる(ステップS45)。この補間されたデータが半透明処理装置11へ与えられる(ステップS46)。

【0103】そして、1つXアドレスの演算を行う毎に、Xアドレスを1つインクリメントし(ステップS47)、XアドレスがD Xになるまで前述の動作を繰り返す(ステップS48)。

【0104】更に、1つのYアドレスが終了する毎にYアドレスをインクリメントし(ステップS49)、全てのYアドレスに対応する処理が終了するまで前述の動作を繰り返し(ステップS50)、全てのアドレスに対応 する処理が終了した時点で内部処理の補間動作が終了す

る。

【0105】次に、半透明係数処理装置11の具体的実 施例を図7を参照して更に説明する。半透明係数処理装 置11は、内部描画処理装置9から出されたポリゴンの 変形に対応して基本パターンが変形されたマッピングパ ターンメモリアドレス (MX, MY) と、半透明係数値 (TP)、及び半透明ポリゴンLUTアドレス(TCO L) 値を受けとる。そして、マッピングパターンメモリ アドレス (MX, MY) に従い、マッピングパターンメ ら出力されたマッピングパターンメモリアドレス(M X, MY) はレジスタ115に格納され、このレジスタ 115からマッピングパターンメモリ10のアドレス値 が半透明ポリゴン以外のカラー情報を格納したマッピン グパターンメモリのルックアップテーブルメモリ117 に与えられる。ルックアップテーブルメモリ117から そのアドレスに対応したR.G.B等の色情報等のデー 夕が読み出され、レジスタ120へ与えられる。

【0106】レジスタ115に格納されたマッピングパ タンメモリアドレス (MX, MY) 値はマルチプレクサ 116へ与えられる。そして、マッピングポリゴンであ るか、マッピングポリゴンでないか、即ち、ポリゴンに 模様を付加したものか、単色のポリゴンかを示すポリゴ ン属性がフリップフロップ114に与えられ、このフリ ップフロップ114により、ポリゴン属性がマッピング ポリゴンでなければレジスタ115のマッピングパター ンアドレス値をルックアップテーブルメモリ117にア ドレスとして与え、ポリゴン属性がマッピングポリゴン であれば、マッピングメモリデータを与えるようにマル チプレクサ116を制御する。

【0107】一方、内部描画処理装置9からの半透明係 数値(TP)はレジスタ112に格納され、更にレジス タ121に格納される。

【0108】レジスタ111に格納された半透明ポリゴ ンLUTアドレス (TCOL) 値は、半透明ポリゴンの カラー情報を格納した半透明ルックアップテーブルメモ リ118に与えられる。半透明ルックアップテーブルメ モリ118から、そのアドレスに対応した半透明ポリゴ ンのR、G、B等の色情報等のデータが読み出されレジ スタ119へそのデータが格納される。

【0109】そして、レジスタ120に格納されたマッ ピングポリゴンのR, G, B等の色情報データが乗算器 124の一方の入力に与えられる。更に、この乗算器1 24の他方の入力には減算器122の出力が与えられ る。この減算器121は半透明ポリゴンを通して見たポ リゴンの色の率を算出するためものもので1よりレジス タ121格納されたTP(半透明係数)を減算、すなわ ち、1-TPの演算を行う。

【0110】また、レジスタ121に格納された半透明 係数(TP)は乗算器123の一方の入力に与えられ

る。

【0111】半透明ルックアップテーブルメモリ118 からの半透明ポリゴンのR, G, Bの色値が乗算器12 3の他方の入力に与えられる。この乗算器123にて、 色値(R,G,B)と半透明係数値(LTP)とがそれ ぞれ乗算され、半透明ポリゴンの色を算出する。

【0112】乗算器124からの出力及び乗算器123 からの出力が加算器125へ与えられる。この加算器1 25にて半透明ポリゴンと半透明ポリゴンを通したポリ モリ10をアクセスする。即ち、内部描画処理装置9か 10 ゴンの色が加えられ、そのドットの色が算出され、マル チプレクサ126に与えられる。このマルチプレクサ1 26にはルックアップテーブルメモリ117からのマッ ピングポリゴンデータがレジスタ120を介して与えら れる。このマルチプレクサ126は、半透明ポリゴンか 否かを示すフラグを格納するフリップフロップ113か らのフラグが与えられ、半透明ポリゴンであれば、加算 器125より半透明ポリゴンと半透明ポリゴンを通した 色が加えられたドットの色を出力し、CRT12へその データを与える。又、半透明ポリゴンでなければ、レジ スタ120から通常のポリゴンデータがマルチプレクサ 126より出力され、そのポリゴンがCRT12に表示

> 【0113】次に、この発明の各部の具体的実施例につ き以下に説明する。

> 【0114】図10は外形処理装置7の具体的構成例を 示す回路図、図16及び図17はその動作を示すフロー チャートである。図10に従いこの発明の外形処理装置 7について更に説明する。

【0115】この回路は、コントローラ50により制御 され、このコントローラ50は図16、図17に示すフ 30 ローチャートに従って、端点間をDDAにより補間する ために、前述した図3に示す差分回路62、微差分演算 回路63、72、82及び補間演算回路66、75、8 5を制御する。

【0116】図3に示す差分回路62、微差分演算回路 63、72、82は、補間演算回路66、75、85に て補間演算に用いる各パラメータを算出するためのもの であり、差分回路62、微差分演算回路63、72、8 2 は共通の回路構成で行えるため、この回路において 40 は、差分回路62、微差分演算回路63、72、82を

1つのプロック図として、パラメータ演算部110とし て説明する。

【0117】図示しないポリゴンカウントメモリのデー 夕は入力パッファ112に与えられ、入力されたポリゴ ンカウントメモリのデータをインクリメンタ113にて 1インクリメントしてラッチ114へ転送する。

【0118】ラッチ114は、インクリメンタ113の データを受け取り、ポリゴンカウントメモリへ転送す る。

【0119】スクリーンメモリ4より読み込まれた端点 50

データはラッチ116に一時的に格納され、内部処理用のRAM115に転送される。

【0120】そして、このRAM115には、スクリーンメモリ4より読み込まれた端点データの各始点(XS, MXS, MYS)及び半透明係数メモリ6より読み込まれた始点(TPS)だけ格納される。

【0121】また、スクリーンメモリ4及び半透明係数メモリ6のアドレスはカウンタ117にて発生する。

【0122】そして、RAM115より読み出されたY ラメータ演算部110より転送された、スクリーン座標 始点(YS)と、スクリーンメモリ4より読み出された 10 のYSはBSYLレジスタ132に一時的に格納する。 Y終点(YE)が減算器118に入力される。 【0132】BSYLレジスタ132の出力はマルチラ

【0123】 この減算器118でYEからYSを減算処理し、この値(DY)をW2レジスタ119が一時的に格納する。そして、このDYは更にレジスタ125に格納される。

【0124】また、減算器118には、RAM115より読み出されたX始点(XS)とスクリーンメモリ4より読み出されたX終点(XE)、マッピングパターンの始点(MXS,MYS)及び半透明係数メモリ6より読み出された半透明係数値の始点(TPS)とスクリーン 20メモリ4より読み出された終点(MXE,MYE)及び半透明係数メモリ6より読み出された終点(TPE)がそれぞれ入力され、XEからXS、MXEからMXS、MYEからMXS、MYEからMXS、MYEからMXS、TPEからTPSを減算する。

【0125】スクリーン座標の(YE-YS)処理により発生するキャリーはフリップフロップ120に格納され、このキャリーによりポリゴンを右回りだけとすると、上方向は右辺、下方向は左辺とし、フレームメモリ8のアドレスの一部とする。

【0126】121、122、126は3ステートバッファである。

【0127】除算器123は、減算器118にて減算処理したXE-XS、MXE-MXS、MYE-MYS、TPE-TPSの値をDYで除算する。除算器123により演算された値DDX、DMX、DMY、DTPはW1レジスタ124に一時的に格納される。

【0128】次に補間演算回路66、75、85の構成について説明する。パラメータ演算部110より転送された2値は、B2レジスタ127に一時的に格納される。

【0129】スタート信号(RUN)をパラメータ演算部110より受けることによりBZレジスタ127の値をレジスタ128に格納し、フレームメモリ8に値を出力する。この実施例のフレームメモリ8は図18に示すように構成されている。

【0130】パラメータ演算部110で演算されたスクリーン座標のYE-YSの値(DY)はDYレジスタ129に格納される。スタート信号をパラーメータ演算部110より受けることにより、カウンタ130はDYレ

ジスタ129の値を格納し、メモリサイクル毎、ダウンカウントすることにより、このカウンタ130が0にならない間、補間演算回路66、補間演算回路75、補間演算回路85に処理権を与えることにより各補間演算回路を制御する。

【0131】カウンタ130のカウンタ値のゼロフラグはフリップフロップ131に与えられ、フリップフロップ131に与えられ、フリップフロップ131は、その値を、RUN信号として出力する。バラメータ演算部110より転送された、スクリーン座標のYSはBSYLレジスタ132に一時的に格納する。【0132】BSYLレジスタ132の出力はマルチプレクサ133に与えられ、このマルチプレクサ133により、スタート信号を受けたときだけ、BSYLレジスタ132の値をSYLレジスタ134に転送し、それ以外の時は加算器136の加算器出力をSYLレジスタ1

【0133】SYLレジスタ134は、メモリサイクル毎に値を更新することにより、ポリゴン辺のスクリーン座標のYアドレスを演算する。

34へ転送する。

(0 134) またマルチプレクサ135はポリゴン辺が 下向きであれば、1値を、上向きであれば、-1値を加 算器136へ転送する。

【 0 1 3 5 】 R U N 信号が O N している間、メモリサイクル毎SYLレジスタ 1 3 4 の値がレジスタ 1 3 7 に格納されることにより、フレームメモリ 8 にSYアドレスを転送する。

【0136】パラメータ演算部110より転送されたスクリーン座標のXSはBSXLレジスタ138に一時的に格納される。

30 【0137】また、マルチプレクサ139により、スタート信号を受けた時だけ、BSXLレジスタ138の値がSXLレジスタ150に転送され、それ以外の時には、加算器153の出力がSXLレジスタ150に転送される。

【0138】 SXLレジスタ150は、メモリサイクル 毎値を更新することにより、ポリゴン辺のスクリーン座 標のXアドレスを演算する。

【0139】BDDXレジスタ151は、パラメータ演算部110より転送されたパラメータ(スクリーン座標 40 のX終点(XE)-X始点(XS)/DY)の値を一時的に格納する。

【0140】スタート信号を受けることによりBDDXレジスタ151の値をDDXレジスタ152に格納し、加算器153へ転送する。

【 0 1 4 1 】 R U N 信号が O N している間はメモリサイクル毎に S X L レジスタ 1 5 0 の値が S X レジスタ 1 5 4 に格納されることにより、フレームメモリ 8 に S X データを転送する。

【0142】パラメータ演算部110より転送されたマ 50 ッピングパターン座標のMXSはBMXLレジスタ15

5に一時的に格納される。

【0143】また、マルチプレクサ156は、スタート信号を受けた時だけ、BMXLレジスタ155の値をMXLレジスタ157に転送し、それ以外の時は加算器170の出力をMXLレジスタ157に転送する。

【0144】MXLレジスタ157は、メモリサイクル毎に値を更新することにより、ポリゴン辺のマッピング座標のXアドレスを演算する。

【0145】パラメータ演算部110より転送されたパラメータ(マッピング座標のX終点(MXE)-X始点 10 (MXS))/DY)の値は、BDDMXレジスタ15 8に格納される。

【0146】スタート信号を受けることにより、BDD MXレジスタ158の値をDDMXレジスタ159が格納し、加算器170へ転送する。

【0147】 RUN信号が0Nしている間は、メモリサイクル毎にBMXLレジスタ157の値がMXLレジスタ171に格納されることにより、フレームメモリ8にMXデータを転送する。

【0148】パラメータ演算部110より転送されたマッピングパターン座標のY始点(MYS)はBMYLレジスタ172に一時的に格納される。

【0149】更に、マルチプレクサ173は、スタート信号を受けた時だけBMYLレジスタ172の値をMYLレジスタ174に転送し、それ以外の時は、加算器177の出力をMYLレジスタ174に転送する。

【0150】MYLレジスタ174は、メモリサイクル毎に値を更新することにより、ポリゴン辺のマッピング座標のYアドレスを演算する。

【0151】パラメータ演算部110より転送されたパラメータ(マッピングパターン座標のY終点(MYE) - Y始点(MYS)/DY)の値はBDDMYレジスタ 175に一時的に格納される。

【0152】スタート信号を受けることにより、BDD MYレジスタ175の値はDDMYレジスタ176に格納され、加算器177へ転送する。

【0153】RUN信号がONしている間はメモリサイクル毎にMYLレジスタ174の値がMYレジスタ17 8に格納されることにより、フレームメモリ8にMYデータを転送する。

【 0 1 5 4 】 スタート信号を受けることによりFL 1 値 がフリップフロップ 1 7 9 に格納され、フレームメモリ 8 のアドレスの一部としてRL信号を転送する。

【0155】BTPLレジスタ180には、パラメータ 演算部110より転送された半透明係数値の始点アドレス (TPS) が一時的に格納される。

【0156】また、BDDPレジスタ181には、パラメータ演算部より転送されたパラメータ(半透明係数値終点(TPE) - 始点(TPS)/DY)の値が一時的に格納される。

【0157】BTPLレジスタ180からのデータはマルチプレクサ182に与えられ、このマルチプレクサ182に与えられ、このマルチプレクサ182はスタート信号を受けた時だけ、BPTLレジスタ180の値をTPLレジスタ184へ転送し、それ以外の時は加算器185の出力をTPLレジスタ184に送る

【0158】このTPLレジスタ184は、メモリサイクル毎に値を更新し、ポリゴン辺の半透明係数値を格納する。

【0159】また、DDTPレジスタ183は、スタート信号を受けることにより、BDDTPレジスタ181の値を格納する。

【0160】 TPLレジスタ184及びDDTPレジスタ183からの出力が加算器185に与えられ、この加算器185にて、TP+DTPの演算が行われ、ポリゴン辺の半透明係数値が算出される。この加算器185からの出力はマルチプレクサ182を介してTPLレジスタ184に一時格納される。TPLレジスタ184の値がRUN信号がONしている間はメモリサイクル毎にTPレジスタ186に格納され、そして、フレームメモリ8にTPデータが転送される。

【0161】外形処理装置7は、上述したように構成され、この動作につき図20、図21のフローチャートに従い更に説明する。

【0162】まず、スクリーンメモリ4及びカラーメモリ6より端点データの各始点(XS, MXS, MYS, TPS)を読み出し、そして、RAM115に、スクリーンメモリ4より読み込まれた端点データの各始点(XS, MXS, MYS)及び半透明係数メモリ6より読み込まれた始点(TPS)を格納する(ステップS60)。

【0163】そして、スクリーンメモリ4よりY終点アドレス(YE)を読み出すと共に、RAM115より読み出されたY始点(YS)との間で減算器118により、YEからYSを減算処理され、この値(DY)をW2レジスタ119に一時的に格納する。そして、Y始点アドレス(YS)をBSYLレジスタ132に格納すると共にY終点アドレスをY始点アドレスとしてRAM115に書き込む(ステップS61)。

(0 【0164】続いて、滅算器118にて、RAM115 より読み出されたX始点(XS)とスクリーンメモリ4 より読み出されたX終点(XE)との滅算処理が行われ、この滅算値が除算器123にて上記DYで除算され、その値DDXをBDDXレジスタ151に、X始点アドレス(XS)をBSXLレジスタ138にそれぞれ格納し、X終点アドレスをX始点アドレス(XS)としてRAM115に書き込む(ステップS62)。

【0165】更に、減算器118にて、RAM115より読み出されたマッピングパターンのX始点(MXS) 50 とスクリーンメモリ4より読み出されたマッピングパタ ーンのX終点 (MXE) との減算処理が行われ、この減算値が除算器 123 にて上記DYで除算され、その値DMXをBDDMXレジスタ158 に、マッピングパターンX始点アドレス (MXS) をBMXLレジスタ 155 にそれぞれ格納し、マッピングパターンX終点アドレスをX始点アドレス (MXS) としてX0 としてX1 を X2 としてX3 に書き込む (ステップX5 6 3)。

【0166】続いて、減算器118にて、RAM115 より読み出されたマッピングパターンのY始点(MYS)とスクリーンメモリ4より読み出されたマッピングパターンのY終点(MYE)との減算処理が行われ、この減算値が除算器123にて上記DYで除算され、その値DMYをBDDMYレジスタ175に、マッピングパターンY始点アドレス(MYS)をBMYLレジスタ172にそれぞれ格納し、マッピングパターンY終点アドレスをY始点アドレス(MYS)としてRAM115に書き込む(ステップS64)。

【0167】その後、減算器118にて、RAM115 より読み出された半透明係数値の始点(TPS)とカラーメモリ6より読み出された半透明係数値の終点(TPE)との減算処理が行われ、この減算値が除算器123 にて上記DYで除算され、その値DTPをBDDTPレジスタ181に、半透明係数値の始点アドレス(TPS)をBTPLレジスタ180にそれぞれ格納し、半透明係数値の終点アドレス(TPE)を半透明係数値の始点アドレス(TPE)を半透明係数値の始点アドレス(TPS)としてRAM115に書き込む(ステップS65)。

【0168】そして、Z値をBZレジスタ127に転送した後、スタート信号(RUN)がくるまで待機し(ステップS66,S67)、RUN信号がくるとステップS68に進む。

【0169】ステップS68において、BDDTPレジスタ181の値をDDTPレジスタ183に、BDDMYレジスタ176に、BDDMXレジスタ176に、BDDMXレジスタ158の値をDDMXレジスタ159に、BDDXレジスタ151の値をDDXレジスタ152に格納する。そして、BSYLレジスタ132の値をSYLレジスタ133に、BSXLレジスタ138の値をSXLレジスタ157に、BMYLレジスタ155の値をMXLレジスタ157に、BMYレジスタ172の値をMYLレジスタ157に、BMYレジスタ172の値をMYLレジスタ174に格納する。更に、BZレジスタ127の値をZレジスタ128に、DYレジスタ129の値をカウンタ130に、カウンタの値(FL1)をフリップフロップ131に設定し、ステップS69に進む。

【0170】続いて、ステップS69にて、補間演算回路66、75、85を起動し、補間演算を行い、ステップS70にて、全ての辺の処理が終了したか否か判断され、全ての辺の処理が終了していない場合には、ステップS61に戻り、前述の動作を繰り返す。全ての辺の処50

理が終了すると、外形処理装置7の動作を終える。

【0171】次に、この発明に用いられる内部描画処理 装置9の具体的実施例について、図13に従い更に説明 する。前述した外形処理装置8にて算出したポリゴンの 外形、マッピングパターン情報及び半透明係数値データ に基づいて、Yアドレス毎に始点から終点までのポリゴ ンのマッピングパターン情報データ及び半透明係数値デ ータを内部描画処理装置9で求める。

22

【0172】フレームメモリ8よりポリゴン図形の始点、終点アドレス(XS, XE)を読み出す毎に第3カウンタ503をカウントアップし、ユニット部504、パラメータ演算部530に夫々フレームメモリ8から読み出したパラメータをセットする。

【0173】ユニット部504の各ユニット番号はZ値の順番に対応し、各ユニットはユニット番号に対応するZ値の順番を持つポリゴンのポリゴン図形の始点、終点アドレス(XS, XS)を持ち、第2カウンタ502からのCRT12の水平ドットアドレスを受取り、そのアドレスの始点(XS)と終点(XE)が、アドレスの中に含まれるか否かをプライオリティエンコーダ650に転送する。

【0174】このユニット部504の各ユニットは、例えば図14のように構成される。第2カウンタ502よりCRT12の水平ドットアドレスが比較器504d、504eの一方に与えられる。また、フレームメモリ8からのアドレスの始点(XS)、終点(XE)がそれぞれレジスタ504b、504cに与えられる。そして、この始点、終点(XS,XE)値が比較器504d,504eの他方の入力として与えられ、この比較器504d,504eにて、CRT12の水平ドットアドレスと始点(XS)と終点(XE)アドレスとが比較され、その比較結果をアンド回路504fに出力する。

【0175】また、比較器504aには2値番号とユニット番号が与えられ、両者の比較結果をアンド回路504fに出力する。そして、半透明ポリゴンを示す半透明ポリゴンフラグがフリップフロップ504gに与えられる。

【0176】このように、各ユニットは、ユニット番号に対応する Z 値の順番を持つポリゴンのポリゴン図形の始点、終点アドレス(XS, XS)が与えられ、第 2 カウンタ 5 0 2 からの C R T 1 2 の水平ドットアドレスを受取り、そのアドレスの始点(XS)と終点(XE)が、アドレスの中に含まれるか否かの結果をアンド回路 5 0 4 f からプライオリティエンコーダ 6 5 0 に転送する。また、フリップフロップ 5 0 4 g からポリゴン属性がプライオリティエンコーダ 6 5 0 に転送される。

【0177】プライオリティエンコーダ650は、半透明ポリゴンを除いて、各ユニットより転送された信号の中で最もプライオリティの高いユニットのアドレスをパラメータメモリ600に転送する。このプライオリティ

エンコーダ650は、図16に示すように構成されている。

【0178】このプライオリティエンコーダ650は、半透明ポリゴンフラグが格納されたフリップフロップ504gからの出力(OUT2)とアンド回路504fかにのインバータ出力(OUT2)とが入力されるオアゲート群651と、このオアゲート群651からの出力を他方の入力とするアンドゲート群652からの出力がエンコーダ653に与えられる。このエンコーダ653からは、半透明ポリゴンを除いて、各ユニットから転送された半透明ポリゴン以外の中で最もプライオリティの高いユニットのアドレスをパラメータメモリ600に転送する。

【0179】パラメータ演算部530は、フレームメモリ8よりポリゴン図形の始点、終点アドレス(XS, XE)、マッピングパターンメモリ10の始点、終点アドレス(MXS, MXE)(MYS, MYS)及び半透明係数値始点、終点アドレス(TPS, TPE)を受取、アドレス補間処理部800に必要なパラメータに作り替20え、パラメータメモリ600に転送する。

【0180】このパラメータ演算部530は、例えば図15のように構成される。このパラメータ演算部530は、Yアドレス毎に対向する2辺間のXアドレス及びマッピングパターンのアドレス(XS, XE, MXS, MXE)及び半透明係数値アドレス(TPS, TPE)をフレームメモリ8より読み出す。即ち、この実施例においては、水平走査信号に同期して、その垂直位置としてのYアドレスに対応するポリゴンの外形を示す2点のXの始点(XS)とXの終点(XE)とマッピングパターンを変形したマッピングアドレス(MXS, MYS)

(MXE, MYE) と半透明係数値を変形した半透明係数値アドレス (TPE, TPS) をフレームメモリ 8 から読み出す。そして、レジスタ 5 3 1 に X S, レジスタ 5 3 2 に X E、レジスタ 5 3 3 に M X S、レジスタ 5 3 4 に M X E、レジスタ 5 3 5 に M Y S、レジスタ 5 3 6 に M Y E、レジスタ 5 4 2 に TPEが書き込まれる。

【0181】そして、減算器537にレジスタ531、 レジスタ532からXS、XEのデータがそれぞれ与え られ、両者間の距離DXが算出される。このDXは除算 器540、541、545に供給される。

【0182】また、減算器538には、レジスタ53 3、レジスタ534からMXS、MXEがそれぞれ与えられ、この減算器539からの演算結果MYE-MYS が除算器541へ供給される。

【0183】更に、滅算器544には、レジスタ54 2、レジスタ543からTPS, TPEがそれぞれ与えられ、この滅算器544からの演算結果(TPE-TPS)が除算器544に与えられる。 【0184】この除算器540、541、545にて、(MXE-MXS)/DX, (MYE-MYS)/DX, (MYE-MYS)/DX, (TPE-TPS)/DXの除算が夫々行われ、この値(DDMX)、(DDMY)、(DDTP)とMXS、MYS及びXSがパラメータメモリ600に書き込まれる。パラメータメモリ600は、図19のような構成でパラメータ演算部550で演算されたXS, DDMX, DDMY, 及びMXS, MYS, TPSの値をZ値の値の小さい順位で格納する。

0 【0185】前述したように、第1カウンタ501は、 パラメータセットの信号を受けることにより、1カウン トアップし、パラメータをセットするユニット部の選択 とパラメータメモリ600のアドレスを生成する。

【0186】第2カウンタ502はCRT12の水平ドットアドレスを発生し、全てのユニット部504、アドレス補間処理部800に転送する。

【0187】また、フレームメモリ8のアドレスは第3カウンタ503にて生成され、カウンタ値に基づいてアクセスする。

【0188】アドレス補間処理部800は、バラメータメモリ600からXS, DDMX, DDMY, DDTP及びMXS, MYSデータと第2カウンタ502より現処理点のXアドレス値を取り込む。減算器801にて、現処理点のXアドレス値からXSを減算し、この値が乗算器802,803へ与えられる。この乗算器802の一方の入力には、パラメータメモリ600からDDMXが与えられ、乗算器802にて、DDMX*(現処理点のXアドレス値-XS)の演算が行われ、この演算結果が加算器805に供給される。そして、この加算器805にはパラメータメモリ600よりMXSが与えられ、乗算器802の演算結果に始点のデータが加算され、補間演算が行われる。この補間されたデータが半透明処理装置11へ送られる。

【0189】また、乗算器803の一方の入力には、バラメータメモリ600からDDMYが与えられ、この乗算器803にて、DDMY*(現処理点のXアドレス値ーXSの演算が行われ、この演算結果が加算器804に供給される。そして、この加算器804にはパラメータメモリ600よりMYSが与えられ、乗算器803の演算結果に始点のデータが加算され、補間演算が行われる。この補間されたデータが半透明処理装置11に送られる。

【0190】乗算器806の一方の入力には、パラメータメモリ600からDDTPが与えられ、乗算器806にてDDTP*(現処理点のXアドレス値-XS)の演算が行われ、この演算結果が加算器807に供給される

【0191】そして、この加算器807にはパラメータ メモリ600よりTPSが与えられ、乗算器806の演 50 算結果に始点データが加算され、補間演算が行われる。

この補間されたデータは半透明処理装置11に与えられ る。

【0192】一方、プライオリティエンコーダ650か らは、半透明ポリゴンである場合、すなわち、半透明フ ラグが立っている場合には、半透明エンコーダ660に そのデータを出力する。この半透明エンコーダ660 は、半透明フラグの立った優先順位の一番高いポリゴン の番号を出力するもので、図17に示すように構成され る。

【0193】この半透明エンコーダ660は、プライオ リティエンコーダ650から出力がインバータ661を 介して、前段の出力を他方の入力とするアンドゲート群 162の一方の入力に与えられる。このアンドゲード群 からの出力がエンコーダ663に与えられ、このエンコ ーダ663から、半透明フラグの立った優先順位の一番 高いポリゴンの番号をコンパレータ661に出力する。 【0194】また、コンパレータ661には、プライオ リティエンコーダ650から出力が与えられ、このコン

パレータ661にて、可視なポリゴンの番号を比較し て、半透明ポリゴンの方が優先順位が高い時には、半透 明フラグを立て、そのフラグを半透明処理装置11に送

【0195】一方、パラメータメモリ600と等しく、 半透明のポリゴンの時のみポリゴン番号すなわち、優先 番号に対応する半透明カラーメモリ662のアドレスに ルックアップテーブル(LUT)アドレスを書き込み、 この半透明カラーメモリ662は、半透明エンコーダに よりアクセスされ、LUTアドレスを半透明処理装置1 1へ転送する。

【0196】また、CRT12へ表示するためのスクリ ーンアドレスのXアドレスSXはXS+Xで算出され る。

【0197】上述したように、半透明係数処理装置11 には、内部描画処理装置9から出されたポリゴンの変形 に対応して基本パターンが変形されたマッピングパター ンメモリアドレス (MX, MY) と、半透明係数値 (T P)、及び半透明ポリゴンLUTアドレス(TCOL) 値が与えられる。そして、内部描画処理装置9から出力 されたマッピングパターンメモリアドレス (MX, M Y) に従いマッピングパターンメモリ10がアクセスさ れ、そのデータが半透明処理装置11に転送される。半 透明処理装置11では、半透明ポリゴン以外のカラー情 報を格納したルックアップテーブルメモリがアクセスさ れ、ルックアップテーブルメモリからそのアドレスに対 応したR.G.B等の色情報等のデータが読み出され る。

【0198】一方、内部描画処理装置9から半透明係数 値(LTP)及び半透明ポリゴンLUTアドレス(TC 〇L) 値が半透明処理装置11に与えられる。TCOL 値に従い、半透明ルックアップテーブルメモリがアクセ 50 部530にて、各パラメータを演算し、算出された各パ

スされ、そのアドレスに対応した半透明ポリゴンのR, G、B等の色情報等のデータが読み出される。

【0199】半透明ルックアップテーブルメモリ118 からの半透明ポリゴンのR、G、Bの色値と半透明係数 値(LTP)とがそれぞれ乗算され、半透明ポリゴンの 色が算出される。

【0200】更に、半透明ポリゴンと半透明ポリゴンを 通したポリゴンの色が加えられ、そのドットの色が算出 される。そして半透明ポリゴンか否かを示すフラグに応 じて、半透明ポリゴンであれば、半透明ポリゴンと半透 明ポリゴンを通した色が加えられたドットの色を出力 し、CRT12へそのデータを与える。又、半透明ポリ ゴンでなければ、通常のポリゴンデータが出力され、そ のポリゴンがCRT12に表示される。

【0201】これら各回路はコントローラ50にて全体 をコントロールされ、このコントローラ50は、図2 2、23のフローチャートに従って全体をコントロール する。

【0202】次に、この実施例の内部描画処理装置9の 20 動作につき図22及び図23に従い更に説明する。図2 2はパラメータセット動作を示すフローチャート、図2 3はアドレス補間演算部及び半透明処理装置11の動作 を示すフローチャートである。

【0203】この実施例においては、フレームメモリ8 には、Z値の小さい順に512のポリゴンが格納されて いる。内部描画処理装置9の動作を開始すると、まず、 フレームメモリ8のアドレスを生成する第3カウンタ5 03及びパラメータメモリ600のアドレスを生成する 第1カウンタ501を初期化し(ステップS80)、続 30 いて、第1カウンタ501をカウントアップした後(ス テップS81)、この第1カウンタ501の値がパラメ ータメモリ600に格納されるポリゴン数以内か、この 実施例では255以内か否か判断され、格納されるポリ ゴン数以内の場合にはステップS83に進み、ポリゴン 数がオーバした場合にはこのパラーメタセット動作を終 了する(ステップS82)。

【0204】そして、ステップS83にて、フレームメ モリ8よりX始点アドレス(XS)及びX終点アドレス (XE) を読み出し、ユニット部のレジスタ504b, 504cにそれぞれ格納する。

【0205】続いて、ステップS84にて、フレームメ モリ8よりX始点アドレス(XS)及びX終点アドレス (XE)、マッピングパターンメモリの始点アドレス (MXS、MYS) 及び終点アドレス (MXE、MY E)、及び半透明係数値の始点、終点アドレス(TP S, TPE), DDMX, DDMY, DDTPをそれぞ れ読み出し、パラメータ演算部530に転送した後ステ ップS85に進む。

【0206】ステップS85において、パラメータ演算

ラメータを第1カウンタ501が示すアドレス値に従い パラメータメモリ600に格納する。

【0207】そして、第3カウンタ503をカウントア ップし(ステップS86)、第3カウンタ503の値が フレームメモリ8に格納されているポリゴン数、すなわ ち、この実施例においては512以内か否か判断され、 512以内の場合には、ステップS81に戻り、前述し た動作を繰り返す。第3カウンタ503が512を越え るとパラメータセット動作を終了する。

【0208】続いて、アドレス補間演算が行われる。ま 10 ず、第2カウンタ502のカウンタ値を初期化した後 (ステップS90)、第2カウンタ502をカウントア ップし(ステップS91)、その第2カウンタ502の 値をユニット部504の各ユニットに転送する(ステッ プS92)。

【0209】ユニット部504の各ユニットにおいて、 レジスタ504b,504cに格納されているX始点ア ドレス (XS) 及び X 終点アドレス (XE) と第1、第 3カウンタ501、503に基づく出力をプライオリテ ィエンコーダ650に出力する(ステップS93)。 【0210】そして、プライオリティエンコーダ650 は優先順位のもっとも高いアドレスをパラメータメモリ 600へ転送する(ステップS94)。パラメータメモ リ600はプライオリティエンコーダ650の示すアド レスのデータをアドレス補間演算処理部800へ出力す

る(ステップ95)。

【0211】ステップS96において、アドレス補間演 算処理部800は、パラメータメモリ600よりXS. DDMX, DDMY, DDTP及びMXS, MYSデー タを、また第2カウンタ502より現処理点のXアドレ 30 ス値を取り込む。そして、DDMX*(現処理点のXア ドレス値 (第2カウンタ値) - XS) + M X S の演算、 DDMY* (現処理点のXアドレス値-XS)+MYS の演算、DDTP* (現処理点のXアドレス値-XS) + TPSの演算がそれぞれ行われ、この補間されたデー 夕は半透明処理装置11に与えられる。又、左辺、右辺 のマッピングパターンメモリ10の値と補間されたマッ ピングパターンメモリアドレス藻半透明処理装置11へ 与えられる。

【0212】続いて、ステップS97にて、半透明処理 40 装置11において、マッピングパターンメモリアドレス (MX, MY) に従い、マッピングパターンメモリ10 をアクセスする。即ち、内部描画処理装置9から出力さ れたマッピングパターンメモリアドレス (MX, MY) 値により、マッピングパターンメモリ10をルックアッ プテープルとしてそのアドレスに対応したR. G. B等 の色情報等のデータを読み出す。

【0213】内部描画処理装置9からの半透明係数値 (TP) と色値(R, G, B) をそれぞれ乗算し、色の **濃淡付けを行い、その結果をCRT12に出力し、ステ 50 体的実施例を示すプロック図である。**

ップS98に進む。

【0214】ステップS98にて、第2カウンタ502 の値がCRT12の水平ドットアドレスと等しくなった か否か、この実施例では320になったか否か判断さ れ、320に達していない場合にはステップS91に戻 り前述の動作を繰り返す。そして、320に達すると、 この動作が終了する。

28

【0215】このように、マッピング処理等の描画処理 において、図25に示すように、マッピングパターンメ モリ10のマッピングパターンをポリゴン外形の変形に 対応して変形すると共に、半透明ポリゴン及び半透明ポ リゴンを通して見たポリゴン図形の表示をCRT12の スクリーン面上に出力することができる。

[0216]

【発明の効果】以上説明したように、この発明によれ ば、各ポリゴン端点に模様のためのマッピングのX、 Y アドレスとポリゴンの半透明状態を示す半透明係数情報 を持たせ、そのマッピングのX, Yアドレスと半透明係 数情報に基づいて算出した透明係数により、半透明ポリ 20 ゴンの色を示す画像データと半透明ポリゴンを通したポ リゴンの画像データを同時に補間することで、高速にマ ッピングと半透明感を与えて、CRTにリアルタイムに 表示することができる。

【図面の簡単な説明】

【図1】この発明の立体画像表示装置の構成を示すプロ ック図である。

【図2】この発明に用いられる半透明係数処理装置の構 成を示すプロック図である。

【図3】上記半透明係数処理装置における半透明係数演 算回路の構成を示すブロック図である。

【図4】上記半透明係数処理装置における裏面処理回路 の構成を示すプロック図である。

【図5】この発明に用いられる外形処理装置の構成を示 すブロック図である。

【図6】この発明に用いられる内部描画処理装置の構成 を示すプロック図である。

【図7】この発明に用いられる半透明処理装置の構成を 示すプロック図である。

【図8】この発明の半透明係数処理装置の動作を示すフ ローチャートである。

【図9】この発明の外形処理装置の動作を示すフローチ ャートである。

【図10】この発明の外形処理装置の動作を示すフロー チャートである。

【図11】この発明の内部描画処理装置の動作を示すフ ローチャートである。

【図12】この発明に用いられる外形処理装置の具体的 実施例を示すブロック図である。

【図13】この発明に用いられる内部描画処理装置の具

【図14】この発明に用いられる内部描画処理装置のユニット部の構成例を示すプロック図である。

29

【図15】この発明に用いられる内部描画処理装置のパラメータ演算部の構成例を示すプロック図である。

【図16】この発明に用いられる内部描画処理装置のプライオリティエンコーダの構成例を示すプロック図である。

【図17】この発明に用いられる内部描画処理装置の半透明エンコーダの構成例を示すプロック図である。

【図18】この発明に用いられるフレームメモリを示す 模式図である。

【図19】この発明に用いられるパラメータメモリを示す模式図である。

【図20】図12に示す外形処理装置の動作を示すフローチャートである。

【図21】図12に示す外形処理装置の動作を示すフローチャートである。

【図22】図13に示す内部描画処理装置の動作を示すフローチャートである。

【図23】図13に示す内部描画処理装置の動作を示す フローチャートである。


【図24】ポリゴンの辺ベクトル方向の関係を示す図である。


【図25】ポリゴンとマッピングの関係を示す模式図である。

【符号の説明】


- 1 ポリゴン端点メモリ
- 2 ポリゴン法線メモリ
- 3 幾何変換装置
- 4 スクリーンメモリ
- 5 半透明係数処理装置
- 6 半透明係数メモリ
- 7 外形処理装置
- 8 フレームメモリ
- 9 内部描画処理装置
- 10 マッピングパターンメモリ
- 11 半透明処理装置
- 12 CRT


【図1】






[図2]







【図5】




【図12】







【図7】




【図8】




【図9】






【図13】



【図14】



[図20]

Start

S60 スクリーンメモリよりX始点アドレス、Y始点アドレス、マッピングパターンのX始点アドレス、Y始点アドレス、Z値、半導体係数メモリより半透明係数値をリードし、RAMに設定する。

S 6 1 スクリーンメモリよりY終点アドレスをリード D Y = Y 終点 - Y 始点 の演算を行ない、 D Y 値をW 2 レジスタにセットする。 Y 始点アドレスをB S Y L レジスタにセットする。 Y 終点アドレスを Y 始点アドレスとして R A M に書き込む。

S 6 2 スクリーンメモリよりX終点アドレスをリードし、 $DDX = \frac{X 終点 - X 始点}{}$

DY

の演算を行い、DDX値をBDDXレジスタにセットする。 X始点アドレスBSXLレジスタにセットする。 X終点アドレスをX始点アドレスとしてRAMに書き込む。

S 6 3 スクリーンメモリよりマッピングパターンのX終点アドレスをリードし、 マッピングパターンのX終点-マッピングパターンのX始点 DMX= DY

の演算を行い、DMX値をBDDMXレジスタにセットする。 マッピングパターンX始点アドレスをBMXLレジスタにセットする。 マッピングパターンX終点アドレスをX始点としてRAMに書き込む。

S 6 4 スクリーンメモリよりマッピングパターンのY終点アドレスをリードし、 マッピングパターンのY終点-マッピングパターンのY始点 DMY=

の演算を行い、DMY値をBDDMYレジスタにセットする。

マッピングパターンY始点アドレスをBMYLレジスタにセットする。 マッピングパターンY終点アドレスをY始点としてRAMに書き込む。


S65 半透明係数メモリより半透明係数値の終点をリードし、

の演算を行い、DTP値をBDDTPレジスタにセットする.

半透明係数値始点をBDDTPレジスタにセットする。


半透明係数値終点を半透明係数値始点としてRAMに書き込む。

S66 Z値をBZレジスタに転送する。




R


【図21】



[図22]



[図23]



フロントページの続き

(72)発明者 中島 達也 東京都大田区中馬込1丁目3番6号 株式 会社リコー内

(72)発明者 井澤 康浩 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 THIS PAGE BLANK (USPTU,